Risc

22.05.2013 10:32

 

 

 

RISC: Significado:
 


En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con Conjunto de Instrucciones Reducidas) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales:

  1. Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
  2. Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

 

 

Funcionamiento:



El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos.

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución.

 

 

Aplicaciones:
 

 


La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.

Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor.

Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo.

El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj.

 

 


Características:

 

 

Entre las Caracteristicas de RISC tenemos las siguientes:

  • La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.
  • Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones.
  • Cada instrucción puede ser ejecutada en un solo ciclo del CPU

Las características esenciales de una arquitectura RISC pueden resumirse como sigue:

  • Estos microprocesadores siguen tomando como base el esquema moderno de Von Neumann.
  • Las instrucciones, aunque con otras características, siguen divididas en tres grupos:

a) Transferencia.
b) Operaciones.
c) Control de flujo.

  • Reducción del conjunto de instrucciones a instrucciones básicas simples, con la que pueden implantarse todas las operaciones complejas.
  • Arquitectura del tipo load-store (carga y almacena). Las únicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor número de acceso a memoria.
  • Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseño del tipo load-store), casi todas las instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la reorganización de la ejecución de instrucciones por medio de un compilador.
  • Pipeline (ejecución simultánea de varias instrucciones). Posibilidad de reducir el número de ciclos de máquina necesarios para la ejecución de la instrucción, ya que esta técnica permite que una instrucción puede empezar a ejecutarse antes de que haya terminado la anterior.

 

 

 Influencia de la tecnología en los microprocesadores RISC:

 

Los inicios de la tecnología RISC surgen en el ambiente académico, en 1980, en la Universidad de Berkeley California, donde el Dr. David A. Pattersoninició un proyecto denominado RISC I, obteniendo resultados en tan solo 19 meses, seguido por RISC II, SOAR Smalltalk on a RISC y SPUR (Symbolic Processing on a RISC), pero simultáneamente, en la Universidad de Stanford, el Dr. John Hennesy inició también un proyecto de implementación RISC, denominado MIPS, seguido por el sistema MIPS-XMP, enfocados hacia el proceso simbólico, demostrando así las capacidades de velocidad de la arquitectura RISC.

Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto,el llamado Hennesy fué uno de los fundadores de MIPS Computer Systems, mientras Patterson actuaba de asesor durante el desarrollo del primer SPARC.

 

 

Familia MIPS:

 

Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.

Los diseños del MIPS son utilizados en la línea de productos informáticos de SGI; en muchos sistemas embebidos; en dispositivos para Windows CE;routers Cisco; y videoconsolas como la Nintendo 64 o las Sony PlayStation, PlayStation 2 y PlayStation Portable.
Las primeras arquitecturas MIPS fueron implementadas en 32 bits (generalmente rutas de datos y registros de 32 bits de ancho), si bien versiones posteriores fueron implementadas en 64 bits. Existen cinco revisiones compatibles hacia atrás del conjunto de instrucciones del MIPS, llamadas MIPS I, MIPS II, MIPS III, MIPS IV y MIPS 32/64. En la última de ellas, la MIPS 32/64 Release 2, se define a mayores un conjunto de control de registros. Así mismo están disponibles varias "extensiones", tales como la MIPS-3D, consistente en un simple conjunto de instrucciones SIMD en coma flotante dedicadas a tareas 3D comunes, la MDMX(MaDMaX) compuesta por un conjunto más extenso de instrucciones SIMD enteras que utilizan los registros de coma flotante de 64 bits, la MIPS16 que añade compresión al flujo de instrucciones para hacer que los programas ocupen menos espacio (presuntamente como respuesta a la tecnología de compresión Thumb de la arquitectura ARM) o la reciente MIPS MT que añade funcionalidades multithreading similares a la tecnología HyperThreading de los procesadores Intel Pentium 4.
Debido a que los diseñadores crearon un conjunto de instrucciones tan claro, los cursos sobre arquitectura de computadores en universidades y escuelas técnicas a menudo se basan en la arquitectura MIPS. El diseño de la familia de CPU's MIPS influiría de manera importante en otras arquitecturas RISC posteriores como los DEC Alpha.

 

 

Familia Sparc:

 

SPARC (del inglés Scalable Processor Architecture ). Un procesador con arquitectura escalable es aquel en el que se pueden definir versione posteriores de la misma con mayor cantidad de características, siempre salvaguardando la compatibilidad con los programas de versiones anteriores. Tiene una arquitectura basada en un juego de instrucciones RISC (Reduced instruction set computer ) desarrollado por la empresa Sun Microsystems y lanzado a mediados de 1987.
SPARC es la primera arquitectura RISC abierta y como tal, las especificaciones de diseño están publicadas, así otros fabricantes de microprocesadores pueden desarrollar su propio diseño. Una de las ideas innovadoras de esta arquitectura es la ventana de registros que permite hacer fácilmente compiladores de alto rendimiento y una significativa reducción de memoria en las instrucciones load/store en relación con otras arquitecturas RISC. Las ventajas se aprecian sobre todo en programas grandes.

 

Familia PowerPC:

 

Los procesadores de esta familia fueron producidos por IBM y Freescale Semiconductor (que era la división de semiconductores y microprocesadores de Motorola), siendo utilizados principalmente en ordenadores o computadores Macintosh de Apple Computer hasta el año 2006 y en varios modelos IBM

PowerPC (usualmente abreviada PPC) es el nombre original de la arquitectura de computadoras de tipo RISC, que fue desarrollada por IBM, Motorola, y Apple.
La filosofía RISC fue introducida por el científico informático John Cocke en la década de los años 70s. En 1980, IBM comienza el proyecto IBM 801 donde se derivaría el primer procesador RISC, el proyecto estuvo a cargo del mismo John Cocke. Este procesador RISC ofreció un rendimiento bastante malo, a veces se lo denominaba "chagar" debido al gran consumo de recursos de sus aplicaciones, lo cual obligó a IBM a emprender el Proyecto América, con el cual lograr crear el primer procesador de la arquitectura Power (bajo consumo de energía pero potente procesador).
En 1991, IBM se dio cuenta del potencial de su diseño Power y buscó una alianza con Apple y Motorola para impulsar su creación; entonces surgió la alianza AIM (Apple, IBM y Motorola, actualmente Freescale) cuyo objetivo fue desbancar el dominio Microsoft e Intel que ofrecía sistemas basados en 80386 y 80486.

 

 

Familia Alpha:

 

Microprocesador Compaq Alpha 21264C. La familia de procesadores de 64 bits Alpha fue introducida por DEC(Digital Equipment Corporation). La primera implementación de la arquitectura Alpha, el 21064, es un chip de 200 MHz con 1.7 millones de transistores que disipa 30 W. Puede emitirse hasta dos instrucciones por ciclo. Se utilizan 4 unidades de procesamiento independientes: unidad de enteros, coma flotante, de salto, y una de carga/almacenamiento.

Una nueva generación de procesadores Alpha anunció Compaq Computer Corporation. Esta familia es representada con el procesador Alpha EV6, el más rápido del mercado, con 102,000 transacciones por minuto bajo la prueba TPC-C. Este nuevo procesador cuenta con una arquitectura Risc avanzada que permite velocidades de 600MHz. Esta es la quinta generación del procesador que desde 1991 maneja 64 bits y sistemas operativos MS-NT, Unix y OpenVMS y más de 65.000 aplicaciones de negocios. Otros procesadores Risc comenzaron la migración a 64 bits en 1998. Intel planea la migración para el año 2000. La ventaja principal de las arquitecturas de 64 bits es su gran capacidad de direccionamiento de memoria. Hoy el procesador Alpha direcciona hasta 28Gb de memoria RAM, considerablemente más que otros procesadores.

 

 

1. ¿Significado de los microprocesadores RISC?

R: Arquitectura de computador de repertorio reducido de instrucciones (Reduced instruction set Computer, RISC). Es un tipo de CPU generalmente utilizado en microprocesadores o micro controladores.
2. ¿Funcionamiento de los microprocesadores RISC?

· I: captación de instrucción.
· E: ejecución. Realiza una operación de la ALU con registros como entrada y salida.
Las operaciones de carga y almacenamiento necesitan tres fases:
· I: captación de instrucción.
· E: ejecución. Calcula una dirección de memoria.
· D: memoria. Operación registro a memoria o memoria a registro.

3. ¿Aplicaciones en los microprocesadores RISC?
El objetivo de diseñar maquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las maquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. powerPc, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos.

4. ¿Características en los microprocesadores RISC?
1. Un único tamaño de instrucción.
2. Ese tamaño es típicamente cuatro bytes.
3. Un pequeño número de modos de direccionamiento de datos, típicamente menor que cinco. Este parámetro es difícil de precisar. En la tabla, los modos registro y literal no se han contado y los distintos formatos con diferentes tamaños de desplazamiento se han contado por separado.
4. No se usa direccionamiento indirecto que requiera efectuar un acceso a memoria para conseguir la dirección de memoria de otro operando.
5. No hay operaciones que combinen carga/almacenamiento con cálculos aritméticos (por ejemplo, suma desde memoria, suma a memoria.
6. No se direcciona más de un operando de memoria por instrucción.
7. Las operaciones de carga/almacenamiento no admiten una alineación de datos arbitraria.
8. Un número máximo de usos de la unidad de gestión de memoria (Memory Management Unit, MMU) de un dirección de dato en cada instrucción.
9. El número de bits de un campo designador de registro entero es de cinco o más. Esto quiere decir que, en un momento dado, se pueden referenciar explícitamente por lo menos 32 registros enteros.
10. El número de bits de un campo designador de registro de coma flotante es de cuatro o más. Esto quiere decir que por lo menos 16 registros de coma flotante se pueden referenciar explícitamente en un momento dado.

5. ¿Influencia de la tecnología en los microprocesadores RISC?

Los inicios de la tecnología RISC también surgen en el ambiente académico, ya que en 1980, la
Universidad de Berkeley (California), el Dr. David A. Patterson inicio un proyecto de nominado RISC I, que obtuvo resultados en tan solo 19 meses seguido por RISC II, SOAR(Smalltalk on a RISC) y SPUR (Symbolic Processing on a RISC). El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño.

6. ¿Por quién fue uno de los primeros conjuntos de chips RISC disponibles comercialmente?
fue desarrollado por MIPS Technology Inc.

7. ¿El MIPS usa un tamaño de condición fijo de?
R: 32 bits.

8. ¿En cuántas secciones está dividido el chip del procesador R4000?
R: Está dividido en dos secciones, una contiene la CPU, y la otra con tiene un procesador de gestión de memoria.
 

9. ¿Cuántos registros contiene el procesador MIPS R4000?
R: Contiene 32 registros de 63 bits.

10. ¿Para cuantos Kbyte de cache de alta velocidad está provisto el procesador MIPS R4000?
R: 128 Kbyte de caché de alta velocidad, la mitad para instrucciones y la mitad para datos.

11. ¿para cuantas Kbyte relativamente grande está provisto el procesador IBM 3090?
R: Esta provisto de 128 a 256 Kbyte de cache.

12. ¿Qué es lo que permite el procesador IBM 3090?
R: Permite que el sistema mantenga grandes conjuntos de código de programa y datos locales al procesador, descargando el bus de memoria principal y evitando la necesidad de un banco de registros grande con la lógica de ventanas asociada.

13. ¿Cuáles el código que no utiliza el R4000?
R: No utiliza códigos de condición.
 

14. ¿Qué es lo que reproduce una estructura superescalar?
R: Reproduce exactamente cada etapa del cauce de manera que dos o más instrucciones en la misma etapa del cauce se puedan procesar simultáneamente.

15. ¿Qué es una arquitectura supersegmentada?
R: Es aquella que utiliza más etapas, y de grano más fino, en el cauce. Con más etapas puede haber más instrucciones en el cauce al mismo tiempo, aumentando el paralelismo.

16. ¿Cuántos cauces tiene el R4000 y que quiere decir?
R: tiene un cauce de 8 etapas, lo que quiere decir que puede haber hasta ocho instrucciones en el cauce al mismo tiempo.

17. ¿por cuantas etapas avanza el cauce por ciclo del reloj?
R: Avanza a un ritmo de dos etapas.

18. ¿Cuáles el nombre de las ocho etapas del cauce en el MIPS R4000?
· Primera mitad de la captación de instrucción.
· Segunda mitad de la captación de instrucción.
· Banco de registros.
· Ejecución de instrucción.
· Primera mitad del acceso a la caché de datos.
· Segunda mitad del acceso a la caché de datos.
· Comprobación de etiquetas.
· Escritura.

19. ¿Cuál es el significado del acrónimo SPARC?
R: Arquitectura de procesador escalable (Scalable Processor Architecture). Hace referencia a una arquitectura definida por Sun Microsystems.

20. ¿que utiliza SPARC?
R: Utiliza ventanas de Registros. Cada ventana consta de 24 registros, y el número total de ventanas depende de la implementación y varía de 2 a 32 ventanas.

21. ¿con la arquitectura de registros SPARC que no es necesario guardar?
R: Normalmente no es necesario guardar y restaurar ningún registro en una llamada a un procedimiento.

22. ¿Cómo se pueden expresar las instrucciones de la arquitectura SPARC de registro a registro que tienen tres operandos?
R: Rd                                       
RSIOP S2

23. ¿de dónde desciende la arquitectura del PowerPC ?
R: Desciende directamente del IBM 801, el RT PC, y el RS/6000, al que también se alude como una implementación de la arquitectura POWER.

24. ¿Qué instrucciones toma la unidad de envió?
R: Toma instrucciones de la caché y las carga en una cola de envió, que puede contener ocho instrucciones a la vez.

25. ¿de qué se en carga la unidad de enteros del POWER PC?
R: Se encarga de las instrucciones de enteros, las de carga/almacenamiento entre el banco de registros y la caché, y las instrucciones de comparación de enteros.

 

Arquitectura CISC


En la arquitectura computacional, CISC (complex instruction set computer) es un modelo de arquitectura de computadora.
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposición a la arquitectura RISC.

 

Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones.

Los CISC pertenecen a la primera corriente de construcción de procesadores, antes del desarrollo de los RISC. Ejemplos de ellos son: Motorola 68000, Zilog Z80 y toda la familia Intel x86 usada en la mayoría de las computadoras personales actuales.


Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de reloj.



Entre las ventajas de CISC destacan las siguientes:

  • Reduce la dificultad de crear compiladores.
  • Permite reducir el costo total del sistema.
  • Reduce los costos de creación de sftware.
  • Mejora la compactación de código.
  • Facilita la depuración de errores.


Ejemplo de microprocesadores basados en la tecnología CISC:

  • Intel 8086, 8088, 80286, 80386, 80486.
  • Motorola 68000, 68010, 68020, 68030, 6840.



Ejemplo de microprocesadores basados en la tecnología CISC:

  • MIPS, Millions Instruction Per Second.
  • PA-RISC, Hewlett Packard.
  • SPARC, Scalable Processor Architecture, Sun Microsystems.
  • POWER PC, Apple, Motorola e IBM.




Conclusión:

Hoy en día, los programas cada vez más grandes y complejos demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes.

 

 

 

 

Volver